EDA Entwicklungs-Software

JTAG FPGA & Board Test

Hardware Test
Haben Sie schon einmal versucht Signale zwischen zwei Ball Grid Arrays zu messen, weil Sie auf Ihrem System keine Test Pads vorgesehen haben? Hat Sie der üblicherweise hohe Preis von JTAG Werkzeugen bisher davon abgehalten Boundary Scan Test Lösungen einzusetzten? Mit Hpe®_JTAG von Gleichmann Electronics Research bieten wir Ihnen ein preiswertes Werkzeug für Test und Fehleranalyse von Hardware mit JTAG-fähigen Bausteinen. Hpe®_JTAG ermöglicht dem Entwickler die volle Kontrolle über die logischen Zustände seiner I/O Register, welche über die Boundary Scan Chain zugänglich sind. Für einen Bruchteil der üblichen Kosten kann das Skript-fähige Werkzeug auch für automatisierte Tests in der Produktion eingesetzt werden.

Hpe®_JTAG unterstützt die folgenden JTAG Anweisungen:

  • SAMPLE: Die SAMPLE Anweisung wird eingesetzt um einen Schnapschuss von einem bestimmten Pin-Status einer Baugruppe innerhalb der JTAG Kette vor zu nehmen. Es beeinflusst dabei nicht die Baugruppen-Operation.

  • EXTEST: Die EXTEST Anweisung wird eingesetzt um die Verbindung zwischen den Bausteinen einer einzelnen JTAG Kette zu kontrollieren. Der Wert der Output-Pins kann bestimmt werden und der Wert der Input-Pins kann dabei gelesen werden.
  • INTEST: Die INTEST Anweisung wird eingesetzt um die interne Funktionalität des Bausteins in der JTAG Kette zu kontrollieren. Der Wert der Output-Pins kann bestimmt werden und der Wert der Input-Pins kann dabei gelesen werden. Dabei ist zu beachten, dass die Verfügbarkeit der INTEST Anweisungen von der jeweiligen Eigenschaften der Bausteine abhängig ist.

Hpe®_JTAG stellt ein grafisches User Interface zur Verfügung, besitzt aber ebenso leistungsfähige Skripting Fähigkeiten über Python.

Die Röntgenbilder zeigen eines der häufigsten Probleme mit BGA Designs. Kurzschlüsse oder nicht vorhandene Kontakte. Nicht jeder Entwickler hat jedoch einen Zugriff auf die Röntgenanalyse. Der Test mit JTAG kann hier eine preiswerte und einfache Lösung sein.