VHDL Basic

Dieser Trainingsblock besteht aus 2 Tagen.

Es werden keine VHDL Grundlagen vorausgesetzt.

Das Training richtet sich an Entwickler, die bereits Grundkenntnisse in der Entwicklung digitaler Schaltungen haben. Die Kursteilnehmer lernen in zwei Tagen einfache Schaltungen durch Verwenden von VHDL in ein FPGA zu implementieren.
Neben den grundlegenden VHDL Konstrukten werden auch die wesentlichen Elemente des FPGA Design Flows behandelt, wie Eingabe, Simulation, Synthese und das Mappen der Schaltung. ( als Beispiel FPGA flow wird Lattice verwendet).
In praktischen Übungen haben die Kursteilnehmer Gelegenheit, wesentliche Elemente des digitalen Entwurfs z.B. Zähler, einfache Zustandsautomaten, kombinatorische Logik mit VHDL zu beschreiben und den Design Flow für FPGAs an einfachen praktischen Beispielen zu üben. (als Beispiel wird eine Lattice FPGA Technologie verwendet)

Teilnahmegebühr: 390.- EUR pro Person zzgl. MwSt.
incl. Kursunterlagen, Imbiss und Getränke
Die Teilnehmerzahl ist auf 12 Personen begrenzt.

Termine 2012

Q1: 31.1/1.02.12
Q2: 07./08.05.12
Q3: 10./11.07.12
Q4: 09./10.10.12 und 13./14.11.12

Anmeldung

Per FAX: Basic Training Anmeldeformular 2012
oder
Email mit Ihren Daten an training [at] evision-systems.de