Empyrean ALPS-GT™

GPU-Turbo Parallel SPICE

Empyrean ALPS-GT

Die Verifikation des analogen Designs ist bei einem anspruchsvollen fortschrittlichen Knoten extrem wichtig, aber in der Post-Layout-Simulation wird sie aufgrund komplexeren Bauelementenmodellen, exponentiell wachsender Störeffekten (Parasitics) und viel mehr Sign-Off-Ecken immer zeitaufwändiger.

Oftmals dauert es Monate, oder noch länger, bis Millionen von statistischen Simulationen durchgeführt werden. Herkömmliche Simulations- und Verifikationswerkzeuge können die Entwicklungsanforderungen des Schaltungsentwurfs heute nicht mehr erfüllen.
Der traditionelle SPICE-Simulator auf Basis der CPU-Architektur kann die Simulationsleistung aufgrund der Einschränkungen der Rechenleistung und des Parallelitätsmechanismus der CPU nicht signifikant verbessern. Eine neue Architektur zur Behebung des Simulationsengpasses ist daher dringend erforderlich.

Empyrean ALPS-GT™ ist ein heterogenes Simulationssystem, das auf der CPU-GPU-Plattformarchitektur basiert. Im Vergleich zur CPU-Architektur bietet es mehr als das 15-fache an Rechenleistung und verbessert die Leistung mit der GPU-Turbo Smart Matrix Solving (SMS-GT) Technologie erheblich.
Sie bietet eine 100% SPICE-Genauigkeit und durchbricht den Engpass bei der Leistung der analogen Schaltungssimulation im großen Stil und erreicht eine 10+X Leistungssteigerung gegenüber dem aktuellen CPU-basierten parallelen SPICE für die Post-Layout-Simulation.

Empyrean ALPS™

Large Capacity Parallel SPICE

Für ein fortschrittliches Prozessdesign stellen steigende Transistorzahlen, steigende Designkomplexität und FinFET 3D-Parasitics die traditionelle SPICE-Simulation in Frage, was zu wochenlangen Simulationsläufen, kompromittierter Leistung und reduzierten Erträgen führt. Mit der steigenden Anzahl von PVT-Ecken in modernen Prozessen wird es für den Designer noch schwieriger zu verifizieren.

Empyrean ALPS™ (Accurate Large capacity Parallel Simulator) ist der leistungsstarke und hochpräzise SPICE-Simulator der nächsten Generation. ALPS liefert 100% SPICE-Genauigkeit auf Schaltkreisen mit über 100M Elementen. Die ALPS-eigene Smart Matrix Solving-Technologie bietet eine effiziente Matrixvorbereitung für eine schnellere Konvergenz und läuft mit einen 2-3x schnelleren Pre-Layout und 3-8x schnelleren Post-Layout als andere parallele SPICE-Simulatoren.

Skipper®

Layout Analysis and Chip Finishing

Skipper® ist ein effizientes, einfach zu bedienendes Layoutanalyse- und Chipintegrationstool. In Skipper® können Sie GDS-Layouts mit einer Größe von mehr als 1 TB anzeigen und dabei den kleinsten Speicherbedarf nutzen. Unterstützte Datenformate sind GDS, OASIS, LEF/DEF, MEBES. Skipper unterstützt sowohl GUI- als auch Tcl-basierte Entwicklungsumgebungen. Tcl-APIs ermöglichen eine einfache Integration in bestehende Abläufe. Die Chip-Integration und Layout-Analyse des Skippers ermöglicht ein schnelleres und besseres Design des Tape-Out.

Skipper® integriert sich in die gängigen DRC- und LVS-Tools und bietet eine nahtlose Layoutanalyse und Fehlersuche in Ihrem Design-Flow. Der eingebaute Widerstandsrechner des Skippers extrahiert den Punkt-zu-Punkt (P2P) äquivalenten Widerstand eines gegebenen Netzes in einem Layout, berechnet die Stromdichte für ein besseres ESD-Pfaddesign und eine IR/EM-Analyse. Die integrierte P/G-Netzverfolgung und Kurzzeiterkennung sind wertvolle Funktionen für Entwickler anspruchsvoller Prozessdesigns.

Der optimierte Multithread-Algorithmus von Skipper und die einzigartige Datenstruktur ermöglichen die branchenweit höchste Lesegeschwindigkeit für Layouts. Eine proprietäre Layout-Sharing-Technologie ermöglicht ein 100-fach schnelleres Laden von Konstruktionsdaten trotz der Hardware-IO-Beschränkungen.

Skipper® ist eine ideale Lösung für die Zusammenführung von GDS- und OASIS-Layouts, die Bearbeitung von Layouts, die Generierung von isolierten Ansichten, das Hervorheben und Speichern von Netzen und anderen Datenmanipulationsfunktionen. Im Wesentlichen bietet Skipper eine leistungsstarke Layoutanalyse auf Chip-Ebene in einer benutzerfreundlichen Umgebung.

Empyrean

EDA Werkzeuge von Empyrean

Empyrean Software ist ein 2009 gegründetes EDA- und Dienstleistungsunternehmen im Bereich der globalen Halbleiterindustrie. Empyrean Software ist ein renommierter Technologielieferant, der fabless Halbleiter Design-Häuser und IDMs in Asien, Nordamerika und Europa mit einzigartigen und erstklassigen Designlösungen bedient. Im EDA-Bereich bietet Empyrean Software analoge und Mixed-Signal-IC-Designlösungen, SoC-Design-Optimierungslösungen, Foundry-EDA- und Flat Panel Display (FPD)-Designlösungen und liefert innovative und qualitativ hochwertige Produkte für anspruchsvolle Node-Anforderungen.

Empyrean Software bietet auch EDA-bezogene Dienstleistungen wie IP-Design und Foundry Design Enablement Services an. IP-Design umfasst IP-Lizenzierung, Anpassung und Design nach Maß. Der Foundry Design Enablement Service beinhaltet SPICE Modellierung und PDK, SRAM Test Chip, Cell Library und Speicher-Compiler-Entwicklung.

Empyrean hat seinen Hauptsitz in Peking und verfügt über bedeutende Forschungs- und Entwicklungszentren in Nanjing, Chengdu, Shanghai und Shenzhen in China. Weitere Niederlassungen mit Vertrieb und Support befinden sich in Taiwan, Japan, Singapur, Südkorea und Nordamerika.