Sie suchen einen Simulator?

Die Simulation ist heute ein selbstverständlicher Bestandteil eines FPGA oder ASIC Design Flows. Sie wird unter anderem für die Überprüfung der Design Funktion benutzt. Die ALDEC Simulatoren unterstützen alle gängigen Sprachen für die Beschreibung von FPGA und ASIC Designs und sind auch in der Lage Timing Modelle (SDF) zu simulieren.
Unsere Empfehlung:

  • Active-HDL für kleinere bis mittelkomplexe FPGA Designs unter Windows
  • Riviera-Pro für komplexe FPGA, ASIC und SoC Designs unter Windows oder Linux
    Weitere Informationen

Sie möchten strukturelle Fehler schnell erkennen und einzelne Module direkt nach Fertigstellung vollständig überprüfen, ohne dabei eine Testbench erstellen zu müssen?

In diesem Fall bietet sich die formale Verifikation an. Der deutsche EDA Hersteller OneSpin Solutions stellt mit den Werkzeugen 360 DV-Inspect und 360 DV-Verify einfach zu benutzende Lösungen im Bereich der formalen Verifikation zur Verfügung. Modul basierende Designs können mittels Assertions überprüft werden ohne dass Testbenches erstellt werden müssen. Für wichtige strukturelle Tests können die Assertions sogar automatisch auf Knopfdruck erzeugt werden. Selbstverständlich ist es auch möglich eigene Assertions zu schreiben um damit funktionale Tests zu realisieren.
Weitere Informationen

Sie möchten Ihr Design nach festgelegten Design Regeln überprüfen?

ALDEC bietet mit ALINT einen Design Rule Checker mit konfigurierbaren Design Regeln. Dieses Werkzeug kann unabhängig von Ihrem Simulator eingesetzt werden und hilft Ihnen bei dem Aufbau eines qualitätsbasierenden Design Flows. Alint kann optional mit verschiedenen Regelsätzen ausgestattet werden (z.B. DO-254, STARC, RMM).
Die Verwendung der Advanced Linting Engine von ALDEC hilft dabei, viele Fehler direkt nach dem Editieren zu erkennen, noch bevor die Simulation durchgeführt wird oder die Testbench erstellt wurde. ALINT wird auch von Sigasi-Studio XL unterstützt und kann direkt in den Texteditor integriert werden.
Weitere Informationen

Sie arbeiten an sicherheitskritischen Designs?

FPGAs werden inzwischen in vielen Bereichen eingesetzt, die nach den einschlägigen Sicherheitsrichtlinien entwickelt werden müssen. Dazu zählen z.B. Anwendungen nach
ISO 26262, IEC 61508 oder DO-254 um nur einige zu nennen.

  • In solchen Fällen reicht oft die Verwendung von Simulation, Code Coverage und Linting nicht aus. Hier bieten wir verschiedene Lösungen an, die wir Ihnen gerne individuell vorstellen. Dazu gehört die ALDEC DO-254 CTS Lösung für das Entwickeln von FPGA Designs, die nach Level A oder B spezifiziert werden müssen.
    Weitere Informationen

  • Mit 360 EC-FPGA von OneSpin kann die Implementierungskette (Synthese, Place & Route) mit einem unabhängigen Verfahren, basierend auf dem Überprüfen von äquivalenter Funktion, verifiziert werden.
    Vorteil: es werden keine langwierigen Simulationen benötigt, die nur dann eine vollständige Aussage erlauben, wenn die eingesetzten Stimuli alle möglichen Szenarien abdecken (was so gut wie unmöglich ist).
    Weitere Informationen