12. Mai 15.00 bis 16.00 Uhr
Die Zufallsgenerierung ist für die moderne Verifikation sehr wichtig. Dennoch wenden nur sehr wenige Entwickler die Randomisation in ihren Testbenches ausreichend an. Das bedeutet, dass sie auf eine sehr wichtige Methode zum Auffinden potenzieller Fehler in ihrem Design verzichten, und dass ihre Produkte infolgedessen wesentlich mehr unentdeckte Fehler aufweisen. Randomisierung kann auf viele Arten eingesetzt werden, aber es ist natürlich auch wichtig zu wissen, wann man sie nicht einsetzen sollte.
In diesem Vortrag werden verschiedene Stufen der Anwendung von Randomisierung aufgezeigt, sowohl im Hinblick auf das eigentliche DUT als auch auf die verfügbaren Randomisierungsfunktionen. Die gezeigten Hauptprinzipien sind werkzeugunabhängig, aber die neue UVVM-Randomisierungsfunktionalität wird als Beispiel verwendet, um Ihnen einen Einstieg in die Verwendung dieses großartigen Werkzeugs zu ermöglichen.
Agenda
- Wo kann Zufallsgenerierung eingesetzt werden?
- Gerichtet vs. zufällig
- Eingeschränkte Randomisierung
- Fortgeschrittene Randomisierung mit verschiedenen Ansätzen
- Optimierte Randomisierung und wie sie funktioniert
- Verschiedene Beispiele
- Großartige Funktionen zur Verbesserung Ihrer Testbench
UVVM, VVC-Framework Testbench Sequencer
Die fehleranfälligsten Corner Cases von FPGAs
Zyklusbezogene Corner Cases sind wahrscheinlich der schwerwiegendste und wichtigste Grund für unentdeckte Fehler auf vielen FPGAs. Um dies auf einfache Weise zu erklären, – ein zyklusbezogener Eckfall ist zum Beispiel, wenn Sie einen Ereigniszähler haben, bei dem die Anzahl der gezählten Ereignisse kritisch ist und Sie diesen Zähler in regelmäßigen Abständen lesen und zurücksetzen.
UVM für FPGAs Seminar – Teil 4 – IEEE 1800.2 UVM-Aktualisierungen
Wie viele beliebte nützliche Standards hat auch UVM 2017 die begehrte IEEE-Standardisierung erhalten. Interessanterweise ist UVM die erste Verifikationsmethodik, die standardisiert wurde, und die aktuelle Version ist IEEE 1800.2-2020.