In diesem Webinar werden wir die Extraktion von AXI-Bus-Schnittstellen und die statische Verifikation mit ALINT-PRO vorstellen. Anschließend wird gezeigt, wie ALINT-PRO bei der Erstellung von Wrappern für die dynamische Verifikation mit Riviera-PRO hilft. Schließlich zeigen wir die Verwendung der Aldec AXI BFM-Lösung für die dynamische Verifikation von Verbindungen.
Agenda
- Extraktion von Busschnittstellen
- Statische Verifikation der Busschnittstellen
- Entwicklung von Test-Kabelbäumen (skriptbasiert)
- Überblick über Aldec AXI BFM
- Dynamische Verifikation von AXI-Interconnect-Designs mit Aldec AXI BFM und Riviera-PRO
- Live-Demo
- Fragen und Antworten
Die fehleranfälligsten Corner Cases von FPGAs
Zyklusbezogene Corner Cases sind wahrscheinlich der schwerwiegendste und wichtigste Grund für unentdeckte Fehler auf vielen FPGAs. Um dies auf einfache Weise zu erklären, – ein zyklusbezogener Eckfall ist zum Beispiel, wenn Sie einen Ereigniszähler haben, bei dem die Anzahl der gezählten Ereignisse kritisch ist und Sie diesen Zähler in regelmäßigen Abständen lesen und zurücksetzen.
UVM für FPGAs Seminar – Teil 4 – IEEE 1800.2 UVM-Aktualisierungen
Wie viele beliebte nützliche Standards hat auch UVM 2017 die begehrte IEEE-Standardisierung erhalten. Interessanterweise ist UVM die erste Verifikationsmethodik, die standardisiert wurde, und die aktuelle Version ist IEEE 1800.2-2020.