Die Open Verification Library (OVL) ist eine Bibliothek von Property Checkern für digitale Schaltkreisbeschreibungen, die in gängigen Hardware Description Languages geschrieben sind und von Accelera gepflegt werden. Die OVL Checker können nicht nur in der dynamischen Simulation, sondern auch in der formalen Verifikation und Emulation eingesetzt werden. Außerdem bietet die OVL-basierte Verifikationstechnologie den Entwicklern die einfachste Möglichkeit, eine Assertion-basierte Verifikation ihres Designs zu implementieren. Schließlich unterstützt OVL jede HDL-Sprache (Verilog, SystemVerilog, VHDL) und ermöglicht so eine Assertion-basierte Verifikation mit jedem Simulationswerkzeug.
In diesem Webinar werden wir praktische Anleitungen für den Einsatz der Open Verification Library (OVL) im Design- und Verifikationsprozess vorstellen. Anhand verschiedener Codebeispiele wird gezeigt, wie OVL effizient für die Verifikation von Verilog- und VHDL-Designs eingesetzt werden kann. Statische, formale und emulationsbasierte Verifikationsmethoden, die OVL verwenden, werden ebenfalls vorgestellt.
Agenda:
- Assertion-basierte Verifikation: Ein Überblick
- Einführung in die Assertion-Based Verification mit OVL
- Anwendung der OVL-basierten Verifikation auf HDL-Designs
- Verwendung von OVL-Checkern bei Emulation/Prototyping
- Formale Modellprüfung mit OVL
- Live-Demo
Randomization – Das Warum, Wann, Was und Wie
Randomization ist für die moderne Verifikation sehr wichtig. Dennoch wenden nur sehr wenige Entwickler die Randomization in ihren Testbenches ausreichend an.
FPGA-Verifikationsarchitektur-Optimierung mit UVVM
Wie Sie mit der Open-Source-Architektur der Universal VHDL Verification Methodology (UVVM) eine einfache, gut strukturierte und effiziente Testbench erstellen können
Optimierung der FPGA-Entwurfsarchitektur
Die FPGA-Entwurfsarchitektur ist der wichtigste und primäre Faktor, wenn es darum geht, Entwicklungseffizienz, Qualität und Zuverlässigkeit zu erreichen. Der Unterschied zwischen einer guten und einer schlechten Design-Architektur kann etwa 50 % des Arbeitsaufwands ausmachen.
Spezifikationsautomatisierung für Entwickler
Anforderungen für verschiedene Projektteams und verschiedene Aufgaben im System-on-Chip (SoC)-Entwicklungsprozess: Hardware-Design, Simulation, formale Verifizierung, Firmware-Codierung, Validierung auf Systemebene und mehr.
Verbesserung der Verifikationsmöglichkeiten von VHDL mit VHDL-2019 Protected Types
Die neueste Version von Aldec’s Active-HDL unterstützt IEEE 1076-2019 protected types und ermöglicht es Ingenieuren, die Konstruktion von Datenstrukturen für die Verifikation zu vereinfachen und zu abstrahieren.
eVision Systems und Micsig vereinbaren Vertriebsabkommen für Smart Oszilloskope
eVision Systems GmbH, hat bekannt gegeben, dass ein Distributionsabkommen für Europa mit Micsig Technology Co., Ltd. abgeschlossen wurde. Micsig Technology ist ein Hersteller innovativer Smart Tablet Oszilloskope sowie leistungsstarker Strom- & Spannungssonden.