In der Regel treffen wir uns jedes Jahr mit unseren Partnern und Kunden auf der Design Automation Conference (DAC). Wegen der aktuellen Coronapandemie reisen dieses Jahr weniger Kunden aus Europa nach USA. Da auch ein Teil unserer Partner nicht dort ausstellen wird, verschieben auch wir unseren Besuch aufs nächste Jahr. In einem der letzten Konferenzgespräche die Michael mit Louie De Luna – ALDECs International Sales Manager- hatte, ging es um ALDECs DO254 Lösung für Luftfahrtkunden.
“ Der wachsende Markt für elektrisch vertikal startende und landende Flugzeuge (eVTOL) ist sehr interessant. eVTOL würde fortschrittliche Luftmobilität zu niedrigen Kosten, leisem Betrieb und ohne Emissionen ermöglichen. In Europa wird prognostiziert, dass die städtische Luftmobilität bis zum Jahr 2025 Realität sein wird.“
Welche Rolle spielt Aldec als Anbieter von EDA-Werkzeugen auf dem Markt der kommerziellen Luftfahrt?
Was war der ursprüngliche Auslöser für Aldec, Lösungen zur Unterstützung der DO- 254-Konformität anzubieten?
Seitdem die FAA/EASA 2005 die DO- 254/ED-80 als zulässige Design-Assurance- Richtlinie für FPGAs anerkannte, arbeiten wir eng mit unseren Kunden zusammen, um herauszufinden was sie brauchen und wie wir ihnen helfen können. Entwicklungsabteilungen brauchten neue Tool-Funktionen und Lösungen, die ihnen helfen, den strengen, in DO-254 definierten Verifikationsprozess einzu- halten. Es war eine logische Weiter- entwicklung für unser Unternehmen, und wir haben uns der damit verbundenen Herausforderung gestellt.
Was bietet Aldec, um die Einhaltung der DO- 254 zu gewährleisten?
Wir bieten eine End-to-End- Verifikationslösung für FPGAs, beginnend mit Planung, Anforderungserfassung, konzeptionellem Design, detailliertem Design, Validierung und Verifikation. Die Lösung umfasst Schulungen, DO-254- Vorlagen und Checklisten, grafische HDL- Eingabewerkzeuge, HDL-Simulation, Code Coverage, Linting auf der Grundlage von Best-Practice-HDL-Codierungsstandards, CDC-Analyse (Clock Domain Crossing), Rückverfolgbarkeit und physische Testsysteme im Zielbereich. Unsere Tools bieten den größten Nutzen für FPGAs mit Design Assurance Level (DAL) A- oder B- Klassifizierung aufgrund der erforderlichen Verifikationsaktivitäten, die für die Konformität erforderlich sind.
Was ist deiner Meinung nach einer der kritischen Punkte im Verifizierungsprozess im Zusammenhang mit der Einhaltung von DO-254?
Bei Designs mit DAL A- oder B-Klassifizierung ist der schwierigste Aspekt bei der FPGA- Verifikation die Wichtigkeit der anforder- ungsbasierten Tests auf der Zielplatine. Eine der größten Herausforderungen ist die Tatsache, dass es nicht möglich ist, spezi- fische Anforderungen durch physikalische Tests zu verifizieren, da das Testen des FPGA-Bausteins auf der Platinebene nur sehr wenige FPGA-Eingangssteuerungs- und Ausgangszugriffspunkte bietet. Dies erschwert die Injektion bestimmter Signale für Normalbereichstests und Robustheits- tests sowie die Verifizierung/Erfassung der Ergebnisse auf Pinebene.
Wie kann Aldec bei diesem Problem helfen?
Seit 2007 bieten wir eine vollständig kundenspezifische Hardware- und Softwarelösung an, mit der unsere Kunden 100 % der Anforderungen auf FPGA-Ebene im Zielgerät verifizieren können, indem sie die HDL-Testbench als Testvektoren verwenden. Die HDL-Testbench verifiziert in der Regel 100 % der Anforderungen auf FPGA-Ebene über Simulationen, und mit unserer Lösung können unsere Kunden dieselben Testfälle über physische Tests im Zielgerät wiederholen. Dies hilft ihnen, die in DO-254 definierten Verifikationsziele zu erreichen. Zu unseren Kunden, die diese Lösung erfolgreich eingesetzt und die Zertifizierung erhalten haben, gehören Thales und Elbit Display Systems.
Was ist für Aldec die spannendste Herausforderung zukünftig auf dem Aviation-Markt?
Vielen Dank Louie, dass du dir die Zeit für unser Gespräch genommen hast. Ich freue mich schon darauf dich spätestens auf der DAC 2022 wieder zu sehen.

Louie De Luna, Director of International Sales bei ALDEC, ist verantwortlich für die In-Target-Testtechnologie auf FPGA-Ebene und das Management des Anforderungslebenszyklus für DO-254 und andere sicherheitskritische Industrienormen. Er erwarb 2001 seinen B.S. in Computertechnik an der Universität von Nevada. Seine praktische technische Erfahrung umfasst Bereiche wie Beschleunigung, Emulation, Co-Verifikation und Prototyping, und er hatte eine Vielzahl von technischen Positionen inne, darunter FPGA Design Engineer, Applications Engineer, Product Manager und Project Manager.

Michael Geissel arbeitete, bevor er die eVision Systems mit begründete, in verschiedenen, führenden Design Applikations & Marketing Positionen international renommierter Unternehmen. Seine langjährige Erfahrung im ASIC und FPGA Design, der Beratung und dem Marketing sorgen für die kundengerechte Ausrichtung der Firma. Michael Geissel ist verantwortlich für Beratungen, Dienstleistungen sowie die vertriebliche Betreuung strategischer Kunden.
Weitere TechTalks
Techtalk Efinix, Aldec und Liefersituation am FPGA Markt
eVision Systems TechTalks: Im Gespräch mit unseren PartnernSeit vielen Jahren besprechen wir FPGA-Projekte mit unseren Kunden und in der Regel hören wir die Namen der ursprünglichen 4 Anbieter, die jeder kennt. In den letzten 12 Monaten hatten wir einige Kunden, die...