Erstellen von HDL Beschreibungen für ASIC und FPGA Designs
Egal ob Sie mit VHDL oder Verilog arbeiten werden Sie feststellen, dass sich Hardwarebeschreibungssprachen (HDL = Hardware Description Languages) von sequentiellen Programmiersprachen unterscheiden, da es sich bei VHDL und Verilog um parallele Sprachen handelt, die für das Modellieren von Hardware spezifiziert wurden.
Grafik oder Text?
Diese Frage lässt sich nicht einfach beantworten und wird auch oft sehr subjektiv bewertet. Generell passt eine grafische Darstellung gut zu parallelen Sprachen wie VHDL und Verilog. Dennoch können auch innovative Texteditoren einen hohen Nutzen bieten, speziell, wenn diese die Fähigkeit haben, Grafik aus dem Text zu generieren.
Suchen Sie eine integrierte Entwicklungsumgebung, die auch die Möglichkeiten bietet, Blockdiagramme und Zustandsübergangsdiagramme (Automaten) direkt in einem grafischen Editor einzugeben und den entsprechenden VHDL oder Verilog Code automatisch zu generieren? Möchten Sie zusätzlich die Möglichkeit haben HDL Code mit einem integrierten Texteditor zu erstellen und das Design direkt im gleichen Werkzeug zu simulieren?
Dann empfehlen wir Ihnen Active-HDL von ALDEC.