HW-SW Codesign
Beim Entwickeln von Embedded Systems Anwendungen ist es wichtig sowohl bei der Systemspezifikation als auch bei der Verifikation einen Entwicklungsprozess zur Verfügung zu haben, der auch die Beschreibung und Verifikation der Schnittstelle zwischen HW und SW berücksichtigt. Für das Co-Design und die Co-Verifikation bieten unsere Partner Agnisys und ALDEC die passenden Lösungen an.
HDL Design
Je nach gewünschtem Entwicklungsprozess können in den Simulator integrierte Editoren, grafische Editoren oder vom Simulator unabhängige Editiersysteme für die Erstellung von HDL Code verwendet werden. Mit unseren Partnern Sigasi und ALDEC bieten wir Ihnen den für Ihren Design Flow passenden Editor an.
HDL Verification
Für die Verifikation von HDL basierten Designs stehen verschiedene Tools zu Verfügung. Wir bieten Ihnen mit den Werkzeugen ALINT-Pro, Active-HDL und Riviera-Pro ( ALDEC) Tools für statische, strukturelle und Design Rule basierte Checks als auch Simulatoren für die dynamische Verifikation von VHDL, Verilog, System-Verilog und SystemC an.
Analog Verification
Umfangreiche analoge Simulationen werden bei mixed signal ASICs schnell zu einer Herausforderung. Hier kann es hilfreich sein, nicht nur auf CPU basierte Technologie zu setzten, sondern auch auf analoge Simulatoren, die durch die Verwendung von GPUs deutlich mehr Leistungsfähigkeit bieten, als konventionelle CPU basierte Systeme. Mit ALPS und ALPS GT bietet unser Partner Empyrean Technologies leistungsfähige Tools.
ASIC Layout
Für das Erstellen von komplexen Layouts von ASICs bieten wir eine vollständige Lösung unseres Partner Empyrean Technologies.
