Analog Simulation
Immer noch Moores Gesetz folgend, werden immer mehr Designs auf neue und kleinere Prozesse migriert, um Produkte mit neuen Technologien anzubieten, die unter anderem in den Mobilfunk-, Netzwerk- und Automobilmärkten gefordert werden. Für die analoge Simulation in diesen neuen Prozessen gibt es enorme Herausforderungen hinsichtlich Kapazität und Genauigkeit. Post-Layout-Simulation mit eine explosiven Anzahl extrahierter Induktivitäts- und Kapazitätswerten führen zu SPICE-Simulationen die mehrere Tage, Wochen oder noch länger dauern können.
Kombiniert man das mit den Einflüssen von Spannung, Temperatur und den Prozessparametern ergeben sich extrem hohe Anforderungen an die Simulation, da ungenügende Genauigkeiten nicht mehr akzeptiert werden. Die potenziellen Risiken für die Chipqualität werden mit Verifizierungsstrategien wie dem Aufteilen von Schaltungen in kleine Blöcke und dem Entfernen von IOs und Decaps hoch. Ein extrem leistungsfähiger, sehr schneller und präziser SPICE-Simulator ist erforderlich.
