UVM Register Model Generation

System RDL und IP-XACT Compiler

Automatically generate UVM Sequences

Advanced SoC Verification Tool

Agnisys Inc. – Automatisierung von SOC-, ASIC-, FPGA- und IP-Spezifikation

Sparen Sie wertvolle Projektzeit und Ressourcen durch die automatische Generierung vieler Arten von Design- und Verifikationsdateien aus den technischen Spezifikationen.

Agnisys Inc. hat eine Reihe von Produkten und Lösungen für die Automatisierung von Spezifikationen entwickelt, mit denen die Generierung der erforderlichen Dateien für Design, Software, Verifizierung, Validierung und Dokumentation für die Halbleiterentwicklung direkt aus den ausführbaren Spezifikationen optimiert wird. Dies spart Ihren IP- und Chip-Entwicklungsteams im Laufe eines Projekts mehrfach Zeit und Mühe. Wann immer sich eine Spezifikation aus irgendeinem Grund ändert, werden alle Ausgabedateien aktualisiert, so dass alle Teams auf dem gleichen Stand bleiben. 

Agnisys ist damit ein führender Anbieter von Electronic Design Automation Software zur Lösung komplexer Design- und Verifikationsprobleme in der Systementwicklung. Die Produkte bieten einen gemeinsamen, spezifikationsgetriebenen Entwicklungsablauf zur Beschreibung von Registern und Sequenzen für System-on-Chip und IP’s (Intellectual Property), der ein schnelleres Design, eine schnellere Verifikation, Firmware und Validierung ermöglicht. Agnisys hat seinen Hauptsitz in Boston, Massachusetts, und verfügt über F&E-Zentren in den Vereinigten Staaten und Indien.

Agnisys Solutions Span

Anwendungen, die den gesamten IC-Entwicklungsprozess abdecken

Die Agnisys IDesignSpec Suite bietet Automatisierungslösungen für Spezifikationen, von denen jedes Team in Ihrem SoC- oder IP-Projekt profitiert.

Designer, Verifikationsingenieure, Embedded-Programmierer, Validierungsingenieure vor der Siliziumphase und das Laborteam nach der Siliziumphase generieren alle automatisch die Dateien, die sie aus den ausführbaren Spezifikationen benötigen. Diese Dateien enthalten eine Dokumentation, die Ihre technischen Redakteure direkt in Benutzerhandbüchern verwenden können.

Von der Agnisys-Lösung profitieren alle Teams in Ihrem Projekt. Jede automatisch generierte Datei ersetzt die manuelle Codierung. Jede überarbeitete Datei, die erstellt wird, wenn sich die Spezifikation ändert, macht den manuellen Aktualisierungsaufwand überflüssig. Jeder Schritt in Ihrem Projektplan erfolgt früher und verbraucht weitaus weniger wertvolle Personalressourcen.

Automatisierung des UVM Register Abstraction Layers (RAL)

Dieser Beitrag konzentriert sich auf den UVM Register Abstraction Layer (RAL), auch UVM Register Layer genannt. Die heutigen großen System-on-Chip (SoC)-Entwürfe enthalten viele Steuer- und Statusregister, auf die oft sowohl von eingebetteter Software oder Treibern als auch von der Hardware aus zugegriffen werden kann

mehr lesen

Automatisierung der IP- und SoC-Entwicklung

Agnisys hat seinen ursprünglichen Fokus von der Registerautomatisierung auf spezifikationsgesteuertes Design, Verifikation, Embedded-Programmierung, Validierung und Dokumentation von IPs und SoCs erweitert. Diese Erweiterung ist sowohl ein Beweis für das Wachstum von Agnisys als Unternehmen als auch für die vielen Herausforderungen, denen sich Halbleiter-Entwicklungsteams stellen müssen

mehr lesen