Als Unternehmen sind wir bei eVision immer auf der Suche nach neuen Technologien, die unseren Kunden helfen können, ihre Designmethodik zu verbessern.
Eines der Probleme, die wir aus Gesprächen mit Kunden kennen, ist die Konsistenz der Registerdefinitionen in HDL und Programmiersprachen oder anders gesagt, die Schnittstelle zwischen HW und SW.
Derzeit gibt es viele individuelle und handgefertigte Lösungen auf dem Markt, die in der Regel auf Tabellenkalkulationen zurückgehen, die manuell gepflegt werden müssen.
Tatsächlich geht es um mehr als nur um Register, nämlich um Programmiersequenzen rund um Register und Speicher.
Einer unserer Unternehmensgründer, Michael Geissel, hatte kürzlich ein Gespräch mit Anupam Bakshi, dem Gründer und CEO von Agnisys. Aufgrund von Corona führten sie ihr jährliches Gespräch über ein Web-Meeting anstatt eines privaten Treffens in einer Kneipe. Sie sprachen über den Grund für die Automatisierung des Registerdesigns und der Verifikation.
“ Wie auch immer Ihre heutige Methodik aussehen mag, wir sind sicher, dass wir die Qualität Ihres Entwurfsablaufs durch zusätzliche Automatisierung und zusätzliche Kontrollen in Ihrem Ablauf steigern können. „
Anupam, eine Sache die ich dich schon immer fragen wollte: Was war der Grund dafür, dass du dein Unternehmen ursprünglich gegründet hast?
Die Register sind für viele Aufgaben wie HDL-Implementierung, SW-Implementierung, HW- und SW-Test und Dokumentation wichtig. Man muss gewährleisten, dass die Schlüsseldaten wie Adressdefinitionen und Registertypen in allen Modellen konsistent sind.
Es zeigt sich zu oft, dass Inkonsistenzen in langen Fehlersuchen enden oder sogar spät erkannte Fehler ihren Weg in den ersten echten Chip finden.
Wie kann Agnisys helfen?
Seit mehr als einem Jahrzehnt hat sich das innovative EDA Unternehmen Agnisys genau auf dieses Problem konzentriert. Mit einer umfangreichen Tool-Suite, die Editoren zur Eingabe der Registerdaten, Code-Generatoren zur Erstellung von HDL- und SW-Modellen aus der Spezifikation bis hin zu Verifikationswerkzeugen bietet, die es erlauben, automatische Testsequenzen, Assertions, Properties und UVM-Modelle für Ihre Testumgebung zu erzeugen.
Warum sollten unsere Kunden mit dir sprechen?
Wir sind davon überzeugt, dass unsere Technologie Ihnen helfen kann, Ihre Produktivität zu steigern und das Designrisiko zu verringern. Wir haben jedoch festgestellt, dass jedes Unternehmen seine eigenen Prioritäten und speziellen Anforderungen hat. Unsere Lösung ist sehr skalierbar und flexibel, und wir würden gerne zuerst Ihre derzeitige Vorgehensweise verstehen. Arbeiten Sie mit Tabellenkalkulationen oder verwenden Sie bereits High-Level-Modelle wie System-RDL oder IP-XACT? Wie auch immer Ihre Methodik heute aussieht, wir sind sicher, dass wir die Qualität des Design-Flows durch zusätzliche Automatisierung und zusätzliche Prüfungen erhöhen können.
Wie nutzen deine Kunden die Technologie heute?
Nun, wir haben ganz unterschiedliche Nutzungsmodelle gesehen. Die meisten unserer Kunden nutzen unsere Software gleich zu Beginn der Systemspezifikation. Der Systemarchitekt verwendet IDesignSpec, ein ausgezeichnetes Software-Tool, um eine Spezifikation der HW-SW-Schnittstelle zu erstellen, ohne ein Experte für Programmiersprachen oder HDL-Sprachen zu sein, da er ein sehr generisches Modell verwenden kann, um beispielsweise Adressbereiche, Registertypen oder Registerverhalten festzulegen. Wir haben auch schon Kunden erlebt, die neue ASICs entwickeln, die viele bestehende Modelle, fremde IP-Blöcke und Modelle aus anderen Teilen des Unternehmens oder von Dritten enthalten. In solchen Situationen ist es nicht einfach zu untersuchen, ob diese IP-Module reibungslos zusammenarbeiten oder ob es beispielsweise Überschneidungen bei den Registern gibt. Wir können diese Prüfungen automatisch durchführen und ihnen das Leben extrem vereinfachen. Nicht zuletzt sind die meisten Anwender HDL- und SW-Entwickler, die die generierten Modelle verwenden können und auch von der generierten Dokumentation profitieren.
Auf dem Markt gibt es eine Vielzahl unterschiedlicher Workflows. Manche verwenden Tabellenkalkulationen, manche IP-XACT und manche System-RDL. Gibt es aus deiner Sicht einen „goldenen“ Ansatz?
Unsere Philosophie ist es so offen wie möglich zu sein, um jeden Kunden bestmöglich zu unterstützen. Unsere Lösungen sind mit einer Vielzahl von Eingabeformaten kompatibel. Wir können Dokumente aus Microsoft Word oder Excel, Open Office, IP-XACT oder System-RDL unterstützen. Mit unserem Produkt IDS NextGen verfügen wir über ein auf dem Markt einzigartiges Tool, mit dem der Anwender nicht nur Registerimplementierungsmodelle, sondern auch komplette Sequenzen generieren kann. Unser Fokus liegt nicht auf der Unterstützung einer bestimmten Sprache, sondern auf der Lösung eines Problems durch die Bereitstellung einer generischen Methodik.
Siehst du spezifische Vorteile von IP-XACT oder System-RDL? Würden du deinen Kunden etwas empfehlen oder ist es eigentlich egal?
IP-XACT und SystemRDL sind zwei von Accellera entwickelte Standards. Sie haben beide einen bestimmten Zweck. IP-XACT ist zwar ein gutes Datenaustauschformat, aber nicht für die Dateneingabe geeignet. SystemRDL hingegen ist gut für die Dateneingabe geeignet, verfügt aber nicht über die Konnektivität und die architektonischen Merkmale von IP-XACT. Für IDesignSpec spielt das keine Rolle, da es alle Formate lesen kann. Tatsächlich kann das Tool auch eine Mischung aus diesen und anderen Formaten lesen.
Wenn ich mit Kunden spreche, müssen die meisten Ingenieure ihrem Management erklären, welchen Nutzen die EDA-Tools für ihr Unternehmen haben. Wäre es angemessen, eine ungefähre Zahl für den Return of Invest zu nennen? Ich meine, haben die Kunden einen bestimmten Prozentsatz an Einsparungen in ihren Entwicklungsabläufen?
Es gibt zwei Arten von Einsparungen, die erzielt werden, wenn ein Kunde die IDesignSpec-Produktsuite einsetzt:
1. Es gibt eine Kostenersparnis in Bezug auf die Entwicklungszeit für Entwickler, Designer, Verifikationsingenieure, der Firmware und beim Debugging usw. Erfahrungsgemäß liegt diese Kosteneinsparung bei 20-30 %.
2. Es gibt eine Kostenersparnis durch die Erstellung eines fehlerfreien Entwurfs. Die tatsächliche Einsparung hängt von dem zu entwickelnden Produkt und der Kosten für einen Fehler ab und kann zwischen Hunderttausenden von Dollar und Millionen von Dollar liegen.
Vielen Dank, Anupam, dass du dir die Zeit genommen hast und ich freue mich schon darauf dich bei unserem nächsten Treffen wieder persönlich zu sehen.
Anupam Akshi ist der Gründer und CEO von Agnisys. Er verfügt über mehr als zwei Jahrzehnte Erfahrung in der Implementierung einer breiten Palette von Produkten und Dienstleistungen in der High-Tech-Branche. Bevor er Agnisys gründete, war er in verschiedenen Management- und technischen Führungspositionen bei Unternehmen wie Avid Technology Inc., PictureTel Corporation, Blackstone Consulting Group, Cadence Design Systems und Gateway Design Automation tätig.
Michael Geissel arbeitete, bevor er die eVision Systems mit begründete, in verschiedenen, führenden Design Applikations & Marketing Positionen international renommierter Unternehmen. Seine langjährige Erfahrung im ASIC und FPGA Design, der Beratung und dem Marketing sorgen für die kundengerechte Ausrichtung der Firma. Michael Geissel ist verantwortlich für Beratungen, Dienstleistungen sowie die vertriebliche Betreuung strategischer Kunden.