Agnisys ASVV™

Automatische SOC-Verifizierung und Validierung

Agnisys UVM-C based SOC verification environment
ASVV™ – Eine vollständig integrierte Software für SOC/IP-Teams, die die Verifikations- und Validierungszeit verkürzen wollen. ASVV generiert automatisch UVM- und C-Sequenzen, die die Memories und Register-Maps ausführlich testen. ASVV bietet auch eine Möglichkeit, benutzerdefinierte Tests für Boards, UVM- und UVM-C-basierte Umgebungen durch eine gemeinsame Spezifikation zu generieren. Es bietet eine Komplettlösung für Firmware-Ingenieure zum Schreiben und Debuggen der Gerätetreiber und Anwendungssoftware.

Automatisierte Testgenerierung:

  • Positiv- und Negativtest zum Testen verschiedener Registerzugriffsarten für UVM-basierte Umgebungen.
  • Tests zur Überprüfung der Funktionalität von Spezialregistern wie Lock-Register, Page-Register, Indirect-Register, die eine 100%ige Abdeckung für UVM-basierte Umgebungen bieten.
  • C- und UVM-Tests zur Überprüfung des rw-, wo- und ro-Zugriffs auf Register.
  • C- und UVM-Tests zur Überprüfung von Spezialregistern wie Shadow, Alias usw.

Benutzerdefinierte Testgenerierung:

  • Generiert benutzerdefinierte Funktionstests, um das funktionale Verhalten eines Blocks zu überprüfen.
  • Konfigurationssequenzen, die sowohl für Tests als auch für die Entwicklung von Gerätetreibern verwendet werden können.
  • Einzelne Spezifikation zur Generierung von Tests für mehrere Plattformen wie UVM, UVM/C und Boards.
  • Python- und Excel-basierter Ablauf zum Schreiben der Testspezifikation.

Zusätzliche Funktionen:

ASVV generiert nicht nur automatisierte und benutzerdefinierte Tests, sondern erzeugt auch verschiedene Verifikationsumgebungen für deren Ausführung. ASVV generiert drei Arten von Umgebungen:

 

  • UVM-Umgebung für die Verifikation.
  • UVM-C-basierte SOC Verifikationsumgebung.
  • Co-Verifikationsumgebung.

UVM-Umgebung für die IP-Verifikation:

  • Generiert alle wesentlichen UVM-Komponenten zusammen mit dem integrierten RAL-Modell.
  • Generiert UVM-Agenten basierend auf den Konfigurationseinstellungen wie axi, ahb usw.
  • Standardmäßig ist die Memory Map zum Testen der generierten RTLs und Sequenzen integriert.
  • Automatisierte und kundenspezifisch generierte Tests werden automatisch integriert.
  • Es kann als Startpunkt für die IP-Verifikation verwendet werden.

UVM-C-basierte SOC-Verifikationsumgebung

  • Erzeugt eine UVM-C-basierte Umgebung, die sowohl C- als auch UVM-Tests ausführen kann.
  • RISC-V-basierter SweRV Core EH1 rtl ist für die Ausführung der C-Programme integriert.
  • Außerdem wird eine Synchronizer-Komponente generiert, die für die Synchronisation zwischen C- und UVM-Tests sorgt.
  • C-Programme werden verwendet, um die IP-Blöcke zu konfigurieren, während UVM-Tests verwendet werden können, um die Ports und zusätzliche Logik zu steuern.
  • Kann mit Interrupts und deren ISR-Routinen umgehen.
  • Kann als Startpunkt für die Entwicklung einer SOC-Verifikationsumgebung verwendet werden.
  • Kann verwendet werden, um die Verbindung zwischen verschiedenen IP-Blöcken zu testen.
  • Kann zum Entwickeln, Debuggen der Gerätetreiber oder Software für verschiedene IP-Blöcke verwendet werden.

Co-Verifikationsumgebung:

Agnisys Co-Verification environment
  • QEMU- und UVM-basierte Umgebung, die in der Lage ist, C- und UVM-Tests auszuführen.
  • QEMU wird zur Emulation des Prozessorverhaltens verwendet.
  • Kann zum Entwickeln oder Debuggen der Gerätetreiber für IP-Blöcke verwendet werden.