Aldec erweitert Riviera-PRO™ um UVM-Generator und aktualisiert seine OSVVM- und UVVM-Bibliotheken

Produktivität durch Methodik

Henderson, NV – 16. November 2021 – Aldec, der Marktführer im Bereich der Simulation in gemischten HDL-Sprachen und der hardwaregestützten Verifikation für FPGA-, ASIC- und SoC-Designs, hat Riviera-PRO™ um eine automatische UVM-Generatorfunktion erweitert. Die Ergänzung verspricht eine erhebliche Steigerung der Produktivität von Riviera-PRO-Anwendern, die die Vorteile der Universal Verification Methodology nutzen, die eine Anleitung zur Erstellung und Wiederverwendung von Verifikations-Testbenches enthält.

Die neue Funktion von Riviera-PRO erstellt automatisch den UVM-Testbench (in SystemVerilog, der Sprache, die der Methodik zugrunde liegt) für ein beliebiges Design Under Test (DUT), das in VHDL oder Verilog geschrieben ist. Außerdem wird ein Framework des UVM-Codes erstellt, das Kommentare enthält, die auf Stellen hinweisen, die manuell mit designspezifischem Code gefüllt werden müssen. Zusammen mit den SystemVerilog-Quelldateien erstellt der UVM Generator automatisch die TCL-Makros zur Steuerung des Simulationsprozesses. Der Benutzer kann ein DUT aus einer Bibliothek auswählen oder ein neues Design von Grund auf neu erstellen.

UVM Testbench

Der UVM-generierte Code kann auch im UVM-Graph-Fenster von Riviera-PRO angezeigt werden, einer bei den Anwendern beliebten Funktion zur besseren Visualisierung der hierarchischen UVM-Komponenten, Eigenschaften, Verbindungen und Datenflüsse, was die Fehlersuche erheblich erleichtert.

Sunil Sahoo, SW Product Manager bei Aldec, kommentiert: „UVM ist zwar nicht die einzige verfügbare Verifikationsmethodik, aber sicherlich eine der populärsten – insbesondere seit ihrer Standardisierung durch die IEEE im Jahr 2017.“

Aldec hat auch die Bibliothek der Open-Source-VHDL-Verifikationsmethodik (OSVVM, eine Methodik, an deren Entwicklung das Unternehmen maßgeblich beteiligt war) in Riviera-PRO auf Version 2021.06 aktualisiert. Darüber hinaus wurden die Bibliotheken Universal VHDL Verification Methodology (UVVM) Utility (uvvm_util) und VHDL Verification Component Framework (uvvvm_vc_framework) auf die Version v2021.05.26 aktualisiert.

Sahoo fasst zusammen: „Bei Aldec sind wir bestrebt, den Anwendern unserer EDA-Lösungen dabei zu helfen, so viel wie möglich aus der von ihnen gewählten Verifikationsmethodik herauszuholen, um sie produktiver zu machen, Zeit zu sparen und mehr Vertrauen in ihre Designs zu haben.“

Riviera-PRO 2021.10 ist ab sofort zum Download und zur Evaluierung verfügbar.

Weitere Informationen zu Preisen und Verfügbarkeit sind unter diesem Kontakt erhältlich:
Email:sales@evision-systems.de

Pressekontakt:

eVision Systems
Jahnstr. 12
D – 85661 Forstinning b. München
Josef Ostermeier
Tel : 08121-220825

Email: jostermeier@evision-systems.de