Mit der zunehmenden Komplexität von IP/SoC-Designs nimmt der Verifizierungsaufwand immer mehr Zeit in Anspruch. Von der Erstellung einer Verifizierungsumgebung, Testsequenzen und Konfigurationen bis hin zum Ausloten jedes Bits sind viele manuelle Schritte erforderlich. IDS NextGen™ (IDS-NG) ist ein plattformübergreifendes Produkt, mit dem Benutzer ihre eigenen Sequenzen mit Hilfe von ISequenceSpec™ (ISS) schreiben und automatische Verifikationsumgebungen mit Hilfe von Specta-AV generieren können. Specta-AV ist eine Obermenge von ARV und ein umfassender UVM-Testbench-Generator für IPs/SOCs. Dieses Tool automatisiert die Verifikation mit Hilfe einer industrieerprobten Codegenerierungstechnologie. Es kann hierarchische Registerspezifikationen aus IP-XACT, SystemRDL, Word oder Excel analysieren und komplexe Sequenzen in Modellierungssprachen wie SystemVerilog umwandeln. Specta-AV ermöglicht eine Methodik, bei der mehrere SoC-Gruppen eine goldene Spezifikation für die automatische Generierung von UVM-Tests/Umgebungen/Agenten abgleichen und bearbeiten können. Mit Hilfe von ISS können Benutzer ihre eigenen benutzerdefinierten UVM-Sequenzen schreiben/generieren und die generierten Sequenzen können in die automatische UVM-Verifikationsumgebung integriert werden.

Dieses Webinar beschreibt die Schritte zur Generierung benutzerdefinierter UVM-Sequenzen mit ISS und wie Specta-AV diese einbezieht und das beste Framework zur automatischen Generierung kompletter UVM-Testbenches einschließlich Tests, Sequenzelementen, Konfigurationen, Checkern, Coverage und aller Konnektivität bietet.