Die Accelera Universal Verification Methodology (UVM) wurde zu einem IEEE-Standard, der als IEEE 1800.2 – IEEE Standard for UVM Language Reference Manual (LRM) veröffentlicht wurde. UVM ist seit vielen Jahren die vorherrschende Verifizierungsmethodik für ASIC-Designs und hat in letzter Zeit an Popularität und Verwendung bei FPGA-Designs gewonnen.
UVM kann die Interoperabilität verbessern und die Kosten für die Wiederverwendung und Integration von IPs senken. Stellen Sie sich einen legoartigen Verifikationsprozess vor, der auf vorgefertigten Teilen/Komponenten/IPs basiert – genau das bietet UVM den Designteams. Das Erlernen von UVM kann viel Zeit in Anspruch nehmen, insbesondere wenn man sich an den umfangreichen Informationen im LRM orientiert. In diesem Webinar werden wir die Grundlagen von UVM behandeln und zeigen, wie man mit Tipps, Tricks und Techniken produktiver wird. Sie werden die grundlegenden UVM-Funktionen aus der Sicht eines typischen Endbenutzers durchgehen und lernen, wie man einen kleinen Testbench mit UVM erstellt.
Agenda:
- Was ist UVM?
- Warum UVM?
- UVM Top-Down und Bottom-Up Ansicht
- UVM-Makros – kurze Einführung
- UVM-Transaktionsmodelle
- UVM-Treiber
- UVM-Überwachung
- UVM Sequenzer
- UVM-Agent
- UVM-Umgebung
- UVM Test
- UVM Sequenzen
- Details der Aldec-Lösung
- Live-Demo
- Fragen und Anworten
UVM für FPGAs Seminar Teil 2 Lösung von FPGA-Verifikationsproblemen mit UVM
- Verwendung von UVM für VHDL-Entwürfe
- Port-Mapping-Regeln und FPGA-Flow
- Bindung von SVA-Assertions an VHDL
- TCL-Anwendungen zur Automatisierung des UVM-Skeletts im FPGA-Flow
UVM für FPGAs Seminar Teil 3 Zynq MPSoC-Designs verifizieren? UVM Register Access Layer (RAL) helfen
- Zynq MPSoC Entwurfseigenschaften
- Einführung in UVM RAL und Anatomie von UVM-Registermodellen
- Automatische Generierung von RAL Modellen
- Modellierung von Adaptern in UVM RAL
UVM für FPGAs Seminar Teil 4 IEEE 1800.2 UVM-Aktualisierungen
- Anatomie eines typischen UVM-Testbench
- UVM Richtlinienklasse, Kopierer, Vergleicher, Drucker
- Fallstudie – Portierung eines VIP auf IEEE 1800.2