FPGA-Design/Verifizierung Best-Practices für Qualität und Effizienz12. Mai 15.00 bis 16.00 UhrDie Zufallsgenerierung...
Event Articles
FPGA-Verifikationsarchitektur-Optimierung mit UVVM
FPGA-Design/Verifizierung Best-Practices für Qualität und Effizienz5. Mai 15.00 bis 16.00 UhrBei den meisten...
Optimierung der FPGA-Entwurfsarchitektur
FPGA-Design/Verifizierung Best-Practices für Qualität und Effizienz28 April 15.00 bis 16.00 UhrDie...
Webinar zur Embedded Systementwicklung mit Agnisys
In diesem Webinar stellen wir die Methode von Agnisys zur Entwicklung von Embedded-Produkten vor. Dieser Ansatz...
Verwendung von OVL für die assertion-basierte Verifikation von Verilog- und VHDL-Entwürfen
Die Open Verification Library (OVL) ist eine Bibliothek von Property Checkern für digitale Schaltkreisbeschreibungen,...
Die fehleranfälligsten Corner Cases von FPGAs
Referent: Espen Tallaksen, Geschäftsführer von EmLogicZyklusbezogene Corner Cases sind wahrscheinlich der...
UVM für FPGAs Seminar – Teil 4 – IEEE 1800.2 UVM-Aktualisierungen
Produktiv sein mit UVMAngefangen mit einer frühen Adapterversion als Accellera 1.0a, hat sich UVM zu einigen wichtigen...