FPGA-Design/Verifizierung Best-Practices für Qualität und Effizienz12. Mai 15.00 bis 16.00 UhrDie Zufallsgenerierung...
Aldec Event Articles
FPGA-Verifikationsarchitektur-Optimierung mit UVVM
FPGA-Design/Verifizierung Best-Practices für Qualität und Effizienz5. Mai 15.00 bis 16.00 UhrBei den meisten...
Optimierung der FPGA-Entwurfsarchitektur
FPGA-Design/Verifizierung Best-Practices für Qualität und Effizienz28 April 15.00 bis 16.00 UhrDie...
Verwendung von SVA für die anforderungsbasierte Verifikation von sicherheitskritischen FPGA-Designs
Donnerstag 10. März von 15.00 Uhr bis 16.00 UhrDie Requirements-based Verifikation (RBV) ist ein beliebtes...
Verifizierung von PCIe-basierten FPGA-Designs, die DO-254-Konformität erfordern
PCIe-basierte FPGA-Designs werden in Avioniksystemen immer beliebter. Die Verifizierung solcher Designs für die...
Steigern Sie Ihre Produktivität mit kontinuierlichen Integrationsabläufen
In einer Teamumgebung geben Verifikationsingenieure jeden Tag, manchmal sogar mehrmals am Tag, Codeänderungen in ein...
Constraint Random Verification mit Python und Cocotb
Das Testen digitaler Hardware war noch nie eine leichte Aufgabe und wird auch in nächster Zeit nicht einfacher werden....
Verwendung von OVL für die assertion-basierte Verifikation von Verilog- und VHDL-Entwürfen
Die Open Verification Library (OVL) ist eine Bibliothek von Property Checkern für digitale Schaltkreisbeschreibungen,...
Die fehleranfälligsten Corner Cases von FPGAs
Referent: Espen Tallaksen, Geschäftsführer von EmLogicZyklusbezogene Corner Cases sind wahrscheinlich der...
UVM für FPGAs Seminar – Teil 4 – IEEE 1800.2 UVM-Aktualisierungen
Produktiv sein mit UVMAngefangen mit einer frühen Adapterversion als Accellera 1.0a, hat sich UVM zu einigen wichtigen...