Die Open Verification Library (OVL) ist eine Bibliothek von Property Checkern für digitale Schaltkreisbeschreibungen, die in gängigen Hardware Description Languages geschrieben sind und von Accelera gepflegt werden. Die OVL Checker können nicht nur in der dynamischen Simulation, sondern auch in der formalen Verifikation und Emulation eingesetzt werden. Außerdem bietet die OVL-basierte Verifikationstechnologie den Entwicklern die einfachste Möglichkeit, eine Assertion-basierte Verifikation ihres Designs zu implementieren. Schließlich unterstützt OVL jede HDL-Sprache (Verilog, SystemVerilog, VHDL) und ermöglicht so eine Assertion-basierte Verifikation mit jedem Simulationswerkzeug.
In diesem Webinar werden wir praktische Anleitungen für den Einsatz der Open Verification Library (OVL) im Design- und Verifikationsprozess vorstellen. Anhand verschiedener Codebeispiele wird gezeigt, wie OVL effizient für die Verifikation von Verilog- und VHDL-Designs eingesetzt werden kann. Statische, formale und emulationsbasierte Verifikationsmethoden, die OVL verwenden, werden ebenfalls vorgestellt.
Agenda:
- Assertion-basierte Verifikation: Ein Überblick
- Einführung in die Assertion-Based Verification mit OVL
- Anwendung der OVL-basierten Verifikation auf HDL-Designs
- Verwendung von OVL-Checkern bei Emulation/Prototyping
- Formale Modellprüfung mit OVL
- Live-Demo
eVision Systems und Micsig vereinbaren Vertriebsabkommen für Smart Oszilloskope
eVision Systems GmbH, hat bekannt gegeben, dass ein Distributionsabkommen für Europa mit Micsig Technology Co., Ltd. abgeschlossen wurde. Micsig Technology ist ein Hersteller innovativer Smart Tablet Oszilloskope sowie leistungsstarker Strom- & Spannungssonden.
Verwendung von SVA für die anforderungsbasierte Verifikation von sicherheitskritischen FPGA-Designs
Donnerstag 10. März von 15.00 Uhr bis 16.00 UhrDie Requirements-based Verifikation (RBV) ist ein beliebtes Verifikationsverfahren für FPGA-Designs, die in sicherheitskritischen Systemen eingesetzt werden. Die Effektivität der RBV wird durch die Qualität und Präzision...
Verifizierung von PCIe-basierten FPGA-Designs, die DO-254-Konformität erfordern
PCIe-basierte FPGA-Designs werden in Avioniksystemen immer beliebter. Die Verifizierung solcher Designs für die DO-254-Konformität mit Design Assurance Level (DAL) A oder B ist jedoch problematisch.
Ein hoher Qualitätsstandard für standardbasiertes IP
Die Standard Library of IP Generators (SLIP-G™) hat sich bei den Anwendern als sehr beliebt erwiesen, und das ist nicht überraschend. Die Wiederverwendung spielt bei der Entwicklung von System-on-Chip (SoC) eine große Rolle.
Automatisierung des UVM Register Abstraction Layers (RAL)
Dieser Beitrag konzentriert sich auf den UVM Register Abstraction Layer (RAL), auch UVM Register Layer genannt. Die heutigen großen System-on-Chip (SoC)-Entwürfe enthalten viele Steuer- und Statusregister, auf die oft sowohl von eingebetteter Software oder Treibern als auch von der Hardware aus zugegriffen werden kann
Steigern Sie Ihre Produktivität mit kontinuierlichen Integrationsabläufen
In einer Teamumgebung geben Verifikationsingenieure jeden Tag, manchmal sogar mehrmals am Tag, Codeänderungen in ein gemeinsames Repository ein. Jede Änderung hat das Potenzial, neue Fehler in das Design einzubringen. Wenn viele Änderungen vorgenommen werden, ist es...